Laboratoire de Physique et Chimie des Nano-objets

Institut National des Sciences Appliquées
135 avenue de Rangueil, 31077 TOULOUSE CEDEX 4 - FRANCE
Tél : 00 33 05 61 55 96 45 | Fax : (+33) (0)5 61 55 96 97

Partenaires

CNRS
INSA


Choisir la langue du site


          Version Française           English Version

Rechercher

Sur ce site



Accueil du site > LPCNO > Séminaires > 2010 > Etudes et développements des mémoires à nanocristaux

Etudes et développements des mémoires à nanocristaux

Date : 16/09/2010 à 14:00

Titre : Etudes et développements des mémoires à nanocristaux

Intervenant : Abdelkader SOUIFI

Provenance : Institut des Nanotechnologies de Lyon, INSA, Villeurbanne

Salle : 131

Résumé : Les mémoires à nanocristaux ont été largement étudiées depuis le milieu des années 1990. Les premières réalisations en 1994 de Tiwari et al. ont démontré tout l’intérêt d’un plan de nanocristaux de silicium pour le stockage de la charge de façon discrète afin d’améliorer la fiabilité des mémoires flash utilisant des couches de polysilicium. Bien que le piégeage discret ait été démontré, sans trop savoir comment, et où était piégée la charge, de nombreuses limitations pour le développement de ces mémoires à nanocristaux devaient encore être levées. Il fallait augmenter la densité surfacique des nanocristaux pour améliorer les fenêtres de lecture. Il fallait optimiser la qualité des nanocristaux et leurs interfaces avec les diélectriques adjacents pour améliorer la reproductibilité. Il fallait optimiser les architectures pour réduire les vitesses d’écriture/effacement. Ainsi, après une période où ces démonstrateurs ont vu une amélioration par l’optimisation du système Si/SiO2, certains travaux se sont intéressés à l’introduction d’autres systèmes de matériaux aussi bien au niveau des nanocristaux que des isolants, en suivant généralement les avancées de la technologie CMOS.

Dans le cadre de cet exposé, nous ferons un retour sur les principes de fonctionnement des mémoires non volatiles à nanocristaux. Des analyses plus fines sur les mécanismes de piégeage/dépiégeage seront présentées pour des architectures utilisant des nanocristaux de silicium fabriquées au CEA-LETI. Les résultats de mesures I-V, C-V, QSM, Bruit BF et DLTS seront utilisés de façon complémentaire afin de mieux identifier les mécanismes à l’origine du piégeage. Par la suite, nous présenterons les voies possibles d’amélioration des temps de rétention de ce type de mémoires. Nous montrerons notamment comment le travail de sortie des nanocristaux semble être le paramètre prépondérant. Des résultats obtenus pour des nanocristaux de Ge et d’InAs permettront d’illustrer les modèles théoriques respectivement pour le stockage des trous et des électrons.

Nous présenterons enfin les travaux les plus récents à l’INL en collaboration avec l’Université de Sherbrooke pour la réalisation de mémoires à îlots métalliques uniques utilisant des Transistors SETs pour la lecture de charges individuelles.

Personne à contacter : Jérémy Grisolia